CAS Mikroelektronik Digital 25HS

Kursort Hochschule für Technik und Umwelt FHNW

Institut für Sensorik und Elektronik

Steinackerstrasse 5 5210 Windisch

Kursraum 4.227 (Gebäude 4)

Unterrichtszeiten Vormittag 08.35-11.45

Nachmittag 13.00-16:15

Stundenplan (grafisch)

Sep 25		Okt 25			Nov 25			Dez 25			Jan 26			
1	Мо		1	Mi		1	Sa		1	Мо		1	Do	
2	Di		2	Do		2	So		2	Di		2	Fr	
3	Mi		3	Fr	FPGA	3	Мо		3	Mi		3	Sa	
4	Do		4	Sa	Verifik. (1)	4	Di		4	Do		4	So	
5	Fr		5	So		5	Mi		5	Fr	Projekt 2	5	Мо	
6	Sa		6	Мо		6	Do		6	Sa	Projekt 2	6	Di	
7	So		7	Di		7	Fr	SopC (1)	7	So		7	Mi	
8	Мо		8	Mi		8	Sa	Sope (1)	8	Мо		8	Do	
9	Di		9	Do		9	So		9	Di		9	Fr	Projekt 2
10	Mi		10	Fr	FPGA	10	Мо		10	Mi		10	Sa	Projekt 2
11	Do		11	Sa	Verifik. (2)	11	Di		11	Do		11	So	
12	Fr		12	So		12	Mi		12	Fr	Projekt 2	12	Мо	
13	Sa		13	Мо		13	Do		13	Sa	Projekt 2	13	Di	
14	So		14	Di		14	Fr	SopC (2)	14	So		14	Mi	
15	Мо		15	Mi		15	Sa	30pc (2)	15	Мо		15	Do	
16	Di		16	Do		16	So		16	Di		16	Fr	Präsentation
17	Mi		17	Fr	FPGA	17	Мо		17	Mi		17	Sa	
18	Do		18	Sa	Design (3)	18	Di		18	Do		18	So	
19	Fr	FPGA	19	So		19 Mi		19	Fr	Projekt 2	19	Мо		
20	Sa	Design (1)	20	Мо		20	Do		20	Sa	FTOJEKI Z	20	Di	
21	So		21	Di		21	Fr	SopC (3)	21	So		21	Mi	
22	Мо		22	Mi		22	Sa	ооро (о)	22	Мо		22	Do	
23	Di		23	Do		23	So		23	Di		23	Fr	
24	Mi		24	Fr	Projekt 1	24	Мо		24	Mi		24	Sa	
25	Do		25	Sa	i i Ojekt i	25	Di		25	Do		25	So	
26	Fr	FPGA	26 So 27 Mo		26	Mi		26	Fr		26	Мо		
27	Sa	Design (2)		27	Do		27	Sa		27	Di			
28	So		28	Di		28	Fr	Praxis	28	So		28	Mi	
29	Мо		29	Mi		29	Sa	TIUNIS	29	Мо		29	Do	
30	Di		30	Do		30	So		30	Di		30	Fr	
			31	Fr					31	Mi		31	Sa	

Stundenplan (tabellarisch)

Kurs- Woche	Kalender- Woche	Datum	Dozent	Themen		
FPGA Design und Verifikation						
1	20	19.09.2025 Bründler		Einführung in VHDL		
1	38	20.09.2025	Bründler	FPGA-Workflow		
2	39	26.09.2025	Bründler	Vertiefung VHDL		
2	39	27.09.2025	Bründler	Synthese, Place&Route		
3	40	03.10.2025	Pichler	VHDL Testbench		
3	40	04.10.2025	Pichler	Verifikation mit VHDL		
4	41	10.10.2025	Pichler	Vertiefung Verifikation mit VHDL		
4		11.10.2025	Pichler	OSVVM, PSL		
5	42	17.10.2025	Bründler	Vendor Specific FPGA Design		
3		18.10.2025	Bründler	Embedded Logic Analyzer		
6	43	24.10.2025	Pichler	Projekt 1		
U	43	25.10.2025	Pichler	110jekt 1		
		Syste	em on progra	mmable Chip		
7	45	07.11.2025	Bründler	Zync-7000 Processing System		
/		08.11.2025	Bründler	Vivado IPI & PL Peripherals		
8	46	14.11.2025 Bründler		AXI Protocoll Family		
		15.11.2025	Bründler	Custom IP & Version Control		
9	47	21.11.2025	Bründler	Multi-Processor Systems & FreeRTOS		
9		22.11.2025	Bründler	P2 (Audio Echo)		
10	48	28.11.2025	Bründler	Schriftliche Prüfung Beispiele aus der Praxis		
10		29.11.2025	Pichler	Beispiele aus der Praxis FPGA Projektmanagement		
			Gruppena	arbeit		
11	49	05.12.2025		Gruppenarbeit		
11		06.12.2025		Gruppenarbeit		
12	50	12.12.2025		Gruppenarbeit		
12	50	13.12.2025		Gruppenarbeit		
12	51	19.12.2025		Gruppenarbeit		
13		20.12.2025		Gruppenarbeit		
1.4	2	09.01.2026		Gruppenarbeit		
14		10.01.2026		Gruppenarbeit		
15	3	16.01.2026	Alle	Präsentation der Gruppenarbeiten		
1.5	,					

Modulbeschreibung

FPGA Design und Verifikation (FPGA)							
Leitung	Oliver Bründer						
	oliver.bruendler@fhnw.ch						
	Prof. Michael Pichler						
	michael.pichler@fhnw.ch						
Umfang	96 Kontaktlektionen						
Unterrichtssprache	Deutsch						
Anspruchsniveau	Anwendung / Analyse						
Lernziele	Die Studierenden wissen, wie man mit VHDL ein digitales, synchrones System auf Register-Trasfer-Level beschreibt. Sie können mit VHDL/PSL eine Testbench schreiben und Ihr Design auf funktionale Korrektheit überprüfen. Mit den Tools der FPGA-Anbieter können Sie das Design synthetisieren, auf Einhaltung aller Timing-Anforderungen überprüfen und auf einem FPGA Development Board testen.						
Inhaltsübersicht	Design 1 Einführung VHDL (für RTL-Modellierung) Design 2 Advanced VHDL Design 3 Einblick in eine FPGA-Technologie Verifikation 1 VHDL (für Testbench-Modellierung) Verifikation 2 Advanced Verifikation mit PSL Projekt 1 Selbständige Projektarbeit in der Gruppe						
Empfohlene Vorkenntnisse	Grundkenntnisse in Digitaler Schaltungstechnik						
Leistungsbewertung	Projekt 1 und schriftliche Modulschlussprüfung						
Hilfsmittel	Notwendiges Material - VHDL Entwicklungsumgebung - FPGA Entwicklungsboard mit 7-Segment Anzeige und Drucktasten (im Kurs inbegriffen) - Eigenes Laptop mit ca. 120 GB freiem Diskspace (empfohlen)						

System on programmable	Chip (SopC)					
Leitung	Oliver Bründer					
	oliver.bruendler@fhnw.ch					
Umfang	64 Kontaktlektionen					
Unterrichtssprache	Deutsch					
Anspruchsniveau	Anwendung / Analyse					
Lernziele	Die Studierenden wissen, wie man ein gesamtes System mit Mikrokontroller, Speicher und digitaler Logik in einem SoC realisiert, wie sich ein solches System mit Hilfe von vorgefertigten Schaltungen (IP-Cores) effizient implementieren lässt sowie welche Bussysteme und Tools dabei zum Einsatz kommen. So sind Sie in der Lage, eine leistungsfähiges und exakt auf Ihre Anwendung hin optimierte Architektur zu realisieren. Sie werden verschiedene Designs auf einem SoC-Development Board implementieren.					
Inhaltsübersicht	SopC 1 Einführung in die Zync7000 Familie SopC 2 On-chip Bus und Peripherien SopC 3 Multi-Prozessorsysteme und FreeRTOS Praxis Beispiele aus der Praxis FPGA-Projektmanagement Projekt 2 Selbständige Projektarbeit in der Gruppe					
Empfohlene Vorkenntnisse	Grundkenntnisse in C					
Leistungsbewertung	Projekt 2 und schriftliche Modulschlussprüfung					

Leistungskontrolle

Die Leistungskontrolle im CAS Mikroelektronik Digital geschieht über drei Bewertungen:

Projekt 1

Gruppenarbeit im Umfang von je 16 Stunden zu einer vorgegebenen Aufgabenstellung.

Projekt 2

Gruppenarbeit im Umfang von je 50 Stunden zu einer eigenen Aufgabenstellung (Rahmenbedingungen sind, dass der Inhalt die Themen aus dem Kurs widerspiegeln)

Schriftliche Prüfung

Fragen zum gesamten Kursinhalt.

Das CAS Mikroelektronik Digital ist bestanden, wenn der auf halbe Noten gerundete Durchschnitt 4.0 beträgt. Dabei werden die Leistungen wie folgt gewichtet:

		Gewichtung
-	Projekt 1	1/6
-	Projekt 2	2/6
-	Schriftliche Prüfung	3/6